模电数电FPGA面试题目

电路

1、基尔霍夫定理的内容是什么?

基尔霍夫定律包括电流定律和电压定律

电流定律:在集总电路中,任何时刻,对任一节点,所有流出节点的支路电流的代数和恒等于零。

电压定律:在集总电路中,任何时刻,沿任一回路,所有支路电压的代数和恒等于零。

2、描述反馈电路的概念,列举他们的应用。

反馈:把输出回路的电量输入到输入回路中去。

反馈的类型有:电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。 负反馈的优点:降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用。

电压负反馈的特点:电路的输出电压趋向于维持恒定。

电流负反馈的特点:电路的输出电流趋向于维持恒定。

3、有源滤波器和无源滤波器的区别

无源滤波器:这种电路主要有无源元件R 、L 和C 组成

有源滤波器:集成运放和R 、C 组成,具有不用电感、体积小、重量轻等优点。

模拟电路

1、半导体材料制作电子器件与传统的真空电子器件相比有什么特点?

答:频率特性好、体积小、功耗小,便于电路的集成化产品的袖珍化,此外在坚固抗震可靠等方面也特别突出; 但是在失真度和稳定性等方面不及真空器件。

2、什么是本征半导体和杂质半导体?

答:纯净的半导体就是本征半导体,在元素周期表中它们一般都是中价元素。在本征半导体中按极小的比例掺入高一价或低一价的杂质元素之后便获得杂质半导体。

3、空穴是一种载流子吗? 空穴导电时电子运动吗?

答:不是,但是在它的运动中可以将其等效为载流子。空穴导电时等电量的电子会沿其反方向运动

5、什么是N 型半导体? 什么是P 型半导体? 当两种半导体制作在一起时会产生什么现象?

6、答:多数载子为自由电子的半导体叫N 型半导体。反之,多数载子为空穴的半导体叫P 型半导体。P 型半导体与N 型半导体接合后 便会形成P-N 结。

7、PN 结最主要的物理特性是什么?

答:单向导电能力和较为敏感的温度特性。

8、平板电容公式(C=εS/4πkd). (未知)

9、最基本的如三极管曲线特性。(未知)

10、描述反馈电路的概念,列举他们的应用。(仕兰微电子)

11、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)

12、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)

13、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。(未知)

数字电路

1、同步电路和异步电路的区别是什么?

同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,这有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。:

2、什么是" 线与" 逻辑,要实现它,在硬件特性上有什么具体要求?

将两个门电路的输出端并联以实现与逻辑的功能成为线与。

在硬件上,要用OC 门来实现,同时在输出端口加一个上拉电阻。

3、解释setup 和hold time violation

建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。 保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。

4、什么是竞争与冒险现象? 怎样判断? 如何消除?

在组合逻辑中,由于各个输入信号通路经过了不同的延时,导致到达该门的时间不一致叫竞争。

产生毛刺叫冒险。

如果布尔式中有相反的信号则可能产生竞争和冒险现象。

解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。

单片机 FPGA

1、名词:SRAM 、SSRAM 、SDRAM

SRAM :静态RAM

DRAM :动态RAM

SSRAM :同步静态随机访问存储器。它的一种类型的SRAM 。SSRAM 的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM 不同,异步SRAM 的访问独立于时钟,数据输入和输出都由地址的变化控制。 SDRAM :同步动态随机存储器

2、FPGA 和ASIC 的概念

答案:FPGA 是可编程逻辑电路。

ASIC:专用集成电路

3、单片机上电后没有运转,首先要检查什么?

1. 首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压,看是否是电源电压。

2. 接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值。

3. 检查晶振是否起振了,用示波器来看晶振引脚的波形,注意应该使用示波器探头的“X10”档。

2、平板电容公式(C=εS/4πkd)。

4、你知道那些常用逻辑电平?

TTL 与COMS 电平可以直接互连吗?

常用逻辑电平:12V ,5V ,3.3V;TTL 和CMOS 不可以直接互连,由于TTL 是在0.3-3.6V 之间,而CMOS 则是有在12V 的有在5V 的。CMOS 输出接到TTL 是可以直接互连。TTL 接到CMOS 需要在输出端口加一上拉电阻接到5V 或者12V 。

5、如何解决亚稳态。

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚 稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平 上。在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流 流向。简述单片机应用系统的设计原则

6、中断的概念? 简述中断的过程。

中断的慨念:当外部请求服务时,暂时中断当前主程序,转而执行中断处理程序,完成后自动返回被中断的主程序继续运行。

中断的作用:

(1)实现CPU 和外围设备的并行工作。

(2)实现分时操作。CPU 可以通过定时中断在各道程序之间切换。

(3)监督现行程序,提高系统处理故障的能力和系统可靠性。

(4)实现实时处理。

中断的过程:中断源发出中断请求→对中断请求进行响应→执行中断服务程序→返回主程序。


相关文章

  • 电子面试题目
  • 各大公司电子类招聘题目精选 [日期:2005-11-3] 来源:人才聘任 作者:javie [字体:大 中 小] 模拟电路 1.基尔霍夫定理的内容是什么?(仕兰微电子) 2.平板电容公式(C=εS/4πkd) .(未知) 3.最基本的如三极管曲线特性.(未知) 4.描述反馈电路的概念,列举他们的应用 ...

  • 微电子一些面试问题
  • 亚稳态 Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求.建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间.输入信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片,这个T 就是建立时间-Setup time. 如不满足setup time, 这个数据就不能 ...

  • 自学指南(初始版本)
  • 自学指南 西华大学电气信息学院 创新实验室 自学指南 版本:1.0 最后修改:2011年11月6日 自学指南 版本历史 版本 修改时间 备注 由08同学归纳的初始版本 实验室学习过程: 以下3个框图概括了创新实验室同学的自学3大阶段:电子线路基础--智能电子设计--专业方向培养. 自学指南 自学指南 ...

  • 嵌入式系统学习心得
  • 首先我声明,我是基于嵌入式系统平台级设计的,硬件这个方向我相对来讲比较有发言权,如果是其它方面所要具备的基本技能还要和我们培训中心其它专业级讲师沟通.他们的方面上我只能说是知道些,但不是太多,初级的问题也可以问我. 对于硬件来讲有几个方向,就单纯信号来分为数字和模拟,模拟比较难搞,一般需要很长的经验 ...

  • 实验报告正文一
  • 计算机组成与结构课程设计 实 验 报 告 班 级:学 号: 姓 名: 地 点: 时 间: 实验一 存储器实验 一 实验题目 1.FPGA 中ROM 配置与读出实验 2.LPM_RAM_DQ双端口RAM 实验 3.FPGA 与外部RAM 接口实验 二 实验环境 Quartus II 三 实验要求 l ...

  • 硬件工程师笔试
  • 1.同步电路和异步电路的区别是什么?(仕兰微电子) 2.什么是同步逻辑和异步逻辑?(汉王笔试) 同步逻辑是时钟之间有固定的因果关系.异步逻辑是各时钟之间没有固定的因果关系. 3.什么是 线与逻辑是两个输出信号相连可以实现与的功能.在硬件上,要用oc门来实现,由于不用oc门可能使灌电流过大,而烧坏逻辑 ...

  • 20**年南邮毕业设计选题
  • 南京邮电大学高等教育自学考试(专接本) 毕业设计选题范围 毕 业 设 计 题 目 题目1:简易电子称设计 指导教师:薛波(江苏理工学院) 要求: 研究并设计一个由单片机控制的电子称,包括单片机主控电路.电源电路.信号放大电路.A/D转换电路.LCD显示电路.按键电路以及报警电路. 1.独立电源:+5 ...

  • 硬件工程师面试试题集
  • 硬件面试题之一 1.下面是一些基本的数字电路知识问题,请简要回答之. (1) 什么是Setup 和Hold时间? 答:Setup/Hold Time用于测试芯片对输入信号和时钟信号之间的时间要求.建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前,数据能够保持稳定不变的时间.输入数据 ...

  • 建立时间与保持时间
  • 标签: 无标签 关于建立时间和保持时间的完全理解 时钟是整个电路最重要.最特殊的信号,系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错:因而明确FPGA设计中决定系统时钟的因素,尽量较小时钟的延时对保证设计的稳定性有非常重要的意义. ...

© 2024 范文中心 | 联系我们 webmaster# onjobs.com.cn